Sistemas lógicos combinacionales

Los sistemas lógicos combinacionales son circuitos digitales evolucionados, integrados por asociaciones de puertas lógicas, que sintetizan funciones lógicas complejas.

Todos los sistemas a estudiar en el presente capítulo se integran en el área de la lógica combinacional.

Decodificadores

Un decodificador es un sistema lógico combinacional que traduce la información binaria a su expresión equivalente en otro sistema de numeración.
Existen decodificadores decimales, octales, hexadecimales, etcétera.

Sistema lógico combinacional
* Decodificador para el código binario natural de 2 bits
Éste es el tipo más elemental de decodificador. Habitualmente suele recibir el nombre de decodificador de uno entre cuatro estados. La razón es obvia si se tiene en cuenta que el circuito activará una salida distinta para cada una de las cuatro posibles configuraciones binarias de dos bits.
La figura muestra su diagrama de bloques y la correspondiente tabla de verdad.

Esquema circuito electrónico decodificador

Esquema circuito electrónico decodificador

Líneas de entrada Líneas de salida
I b a S0 S1 S2 S3
0 0 0 1 0 0 0
0 0 1 0 1 0 0
0 1 0 0 0 1 0
0 1 1 0 0 0 1
1 x x 0 0 0 0
x: Estado lógico indiferente (alto o bajo)
El circuito posee dos líneas de entrada a las que se aplicarán las configuraciones binarias de 2 bits, y cuatro líneas de salida cuyo estado lógico revelará la decodificación efectuada por el sistema.
Además de las dos entradas de código, suele añadirse una entrada de inhibición (strobe). Su posicionamiento a «1» lógico provoca la puesta a cero del circuito decodificador, esto es, desactiva su funcionamiento. Como se observa en la tabla de verdad, la inhibición es prioritaria ante cualquier configuración de entrada.
Su estructura interna coincide con la síntesis circuital de las funciones lógicas asociadas a las cuatro líneas de salida. A partir de la tabla de verdad se deducen de inmediato las siguientes expresiones:
_ _ _ _ _ _ _ _
S0 = a·b·I S1 = a·b·I S2 = a·b·I S3 = a·b·I
El circuito lógico que resolverá esta cuádruple función puede sintetizarse fácilmente a partir de puertas NO (inversores) y operadores AND (producto lógico), tal como refleja el esquema.
* Decodificador BCD natural/decimal
El bloque representativo del decodificador BCD natural a de cimal es el que aparece en la figura adjunta.

Decodificador BCD Natural Decimal

Decodificador BCD Natural Decimal

El código BCD natural consta de configuraciones de cuatro bits y codifica las diez cifras del sistema de numeración decimal (de 0 a 9). En consecuencia, un decodificador de esta naturaleza poseerá cuatro líneas de entrada de código y 10 líneas de salida decimal, además de la oportuna entrada de inhibición.
Como revela la tabla de verdad que determina su actuación, cada configuración BCD natural es detectada por el posicionamiento de la salida decimal correspondiente, supuesta a «0» la entrada de inhibición.
Por ejemplo, si: a = 1, b = 0, c = 1, d = 0, siendo I = 0, la línea de salida S5 (decimal 5) presenta un estado lógico alto (1), mientras que las restantes permanecerán a nivel bajo (0).
ENTRADAS LINEAS DE SALIDA DECIM.
8 4 2 1
I d c b a S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 2
0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 3
0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 4
0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 5
0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 6
0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 7
0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 8
0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 9
1 X X X X 0 0 0 0 0 0 0 0 0 0 ¾
Esta es la tabla de verdad correspondiente a un circuito decodificador BCD natural/Decimal
Tomando como referencia la tabla de verdad puede diseñarse de inmediato el circuito lógico interno al bloque funcional decodificador, incluso sin necesidad de deducir previamente las funciones lógicas de salida.

Esquema lógico del circuito decodificador BCD natural/Decimal

Esquema lógico del circuito decodificador BCD natural/Decimal

Cada salida es posicionada por una sola configuración de entrada, luego es posible traducir a disposición esquemática cada una de las funciones elementales observando su correspondencia sobre la tabla de verdad.
* Otros sistemas decodificadores
Son muy diversos los sistemas lógicos combinacionales especializados en tareas de decodificación de códigos binarios.
Otros decodificadores de amplia utilización, al margen de los dos definidos, son los que siguen:
– Decodificador de uno entre ocho estados.
– Decodificador de uno entre 16 estados, o decodificador hexadecimal.
– Decodificador de uno entre 32 estados.
– Decodificador de uno entre 64 estados.

Demultiplexores

Un demultiplexor es un circuito lógico combinacional que posee una entrada de información, n entradas de selección y 2n salidas de información.
Su actuación consiste en canalizar la información de entrada hacia la salida seleccionada.
* Demultiplexor de dos líneas de selección
Éste es el modelo más elemental de sistema lógico combinacional demultiplexor.

El símbolo lógico asociado a un sistema combinacional demultiplexor es el que aparece en la siguiente figura.

El símbolo lógico asociado a un sistema combinacional demultiplexor es el que aparece en la siguiente figura.

Posee:
– Una entrada de información (condición fija en los circuitos demultiplexores).
– Dos entradas de selección (dos líneas de bit: a y b), y
– Cuatro salidas de información: cuatro (ya que n = 2, y 2n = 22 = 4 líneas de salida).
De acuerdo con estas precisiones, el bloque lógico representativo de un demultiplexor de dos líneas de selección es el que sigue.

Demultiplexor con dos líneas de selección

Demultiplexor con dos líneas de selección

Tal como revela la correspondiente tabla de funcionamiento, la información presente sobre la línea de entrada de información (E) aparecerá en la salida apuntada por las líneas de selección.
Por ejemplo, si la zona de selección adquiere el posicionamiento: a = 0 y b = 1, la salida implicada será la designada por S2 puesto que la configuración binaria de selección corresponde a la codificación binaria del decimal 2. En estas condiciones, la información lógica de entrada (0 ó 1) accederá al exterior a través de la salida S2.
Entrada de Entradas de Salidas de información selección información
E b a S3 S2 S1 S0
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 1 0 0 0 0 0
0 1 1 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
Tabla de funcionamiento de un bloque demultiplexor de dos entradas de selección.

Esquema demultiplexor de 2 entradas de selección

Esquema demultiplexor de 2 entradas de selección

Multiplexores

Un multiplexor es un circuito lógico combinacional que posee n entradas de selección, 2n entradas de información y una salida.

Multiplexor

Multiplexor

Su actuación consiste en canalizar múltiples fuentes de información binaria hacia una misma salida. La entrada de información activa en cada instante es la seleccionada a través de la configuración aplicada a las n líneas de selección.
La caracterización de los multiplexores obedece al número de entradas de información o canales que posea el sistema. Así, hay multiplexores de 2, 4, 8, 16… canales

Comparadores

Un comparador es un sistema lógico combinacional cuya misión es la de comparar dos configuraciones binarias A y B, detectando su relación y activando en consecuencia una de las tres salidas del sistema:
– Menor que: A < B
– Igual: A = B
– Mayor que: A > B

Comparador

Comparador

La caracterización de los circuitos comparadores obedece al número de bits de las configuraciones binarias comparables por el sistema. Así cabe hablar de comparadores de 1, 2, 4, 8, 16… bits.
La figura muestra la tabla de verdad que refleja el funcionamiento de un comparador de un bit. Junto a la tabla se reproduce el circuito digital que conforma el bloque comparador:
Tabla de funcionamiento
A B A < B A = B A > B
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0

Circuito del comparador de un bit

Circuito del comparador de un bit

Codificadores

Un codificador es un sistema lógico combinacional especializado en la generación de configuraciones binarias a partir de una entrada referida a otro sistema de numeración.
En general, un sistema codificador posee 2n entradas y n salidas.
Por ejemplo, un codificador de decimal a BCD natural poseerá 10 entradas decimales y cuatro salidas para configuraciones binarias.

Circuitos aritméticos

Los circuitos aritméticos complejos se construyen a partir de dos bloques primarios denominados semisumador y sumador elemental.
* Semisumador elemental
Circuito digital capaz de operar la suma aritmética de dos bits proporcionando dos salidas: S (resultado de la suma) y C (acarreo).

Esquema de un semisumador elemental.

Esquema de un semisumador elemental.

Tabla de funcionamiento
Entrada Salida
b a S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Funciones lógicas de salida:
_ _
S = a · b + a · b = a Å b
C = a · b
* Sumador elemental
Circuito digital que efectúa la suma aritmética de dos bits de datos más el
acarreo procedente de la etapa anterior, entregando dos salidas: S (resultado de la suma) y C (acarreo).
El diseño de un bloque sumador elemental no presenta mayores dificultades que establecer las funciones de salida a partir de la correspondiente tabla de verdad.
Una vez obtenida la expresión lógica del resultado S y del acarreo C, no queda más que confeccionar el circuito lógico.

Esquema de un sumador elemental.

Esquema de un sumador elemental.

Tabla de funcionamiento
Entrada Salida
Ca b a S C
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Funciones lógicas de salida
_ _ _ _ _ _
S = a·b·Ca + a·b·Ca + a·b·Ca + a·b·Ca = a Å b Å Ca
_ _ _ _
C = a·b·Ca + a·b·Ca + a·b·Ca + a·b·Ca = a·b + Ca(a·b +
_
a·b) = a·b + Ca(a Å b)
a y b = bits dato
Ca = acarreo procedente de la etapa anterior
S = resultado de la suma
C = acarreo

Leave a Reply

  • Responsable: Octavio Ortega Esteban
  • Fin del tratamiento: Controlar el spam, gestión de comentarios
  • Legitimación: Tu consentimiento
  • Comunicación de datos: No se comunicarán los datos a terceros salvo por obligación legal
  • Derechos: Acceso, rectificación, portabilidad, olvido.
  • Contacto: Octavio[arroba]kerchak.com
  • Información adicional: Más información en nuestra política de privacidad